通過使（shǐ）用改進的張力矽技術（shù）、能夠阻（zǔ）止電能流到其它電路的晶體管以及其它（tā）技術（shù），英特爾公司正在努力進一步降低其新一代芯片的能耗。 　　英特爾公司負責處（chù）理（lǐ）器架（jià）構（gòu）和（hé）集成（chéng）事務的主管馬克表示，英特爾公司將在其0.065 微米工藝中集成許多變化。它已（yǐ）經在生產（chǎn）0.065 微米工（gōng）藝（yì）的試驗（yàn）性SRAM芯（xīn）片（piàn）。 　　根（gēn）據芯片設計者的目標，0.065 微米工藝的芯片能夠提高（gāo）芯片的性能或降低能耗（hào），或者同時實現這（zhè）二個目標，但英（yīng）特爾公司將其重點放在了節能上。 　　與不使用張力矽技術的芯片相比，增強版張力矽能夠（gòu）使芯片的性能提高30% ，或者將泄露的（de）電流量降低4 倍（bèi）。馬克（kè）說，通過使用張力矽技術，英特爾公司至（zhì）少保持了一代的技術領先優勢（shì）。增強版張力矽技術能夠用於增強驅動電流或減少（shǎo）電流（liú）泄露。IBM 、AMD 等公司也已經開（kāi）始在芯片中使用張力矽技術。 　　減小（xiǎo）晶體管和晶體管組件是摩爾定律的核心。更小的晶體管通常速度（dù）更快，能夠生產出更小、更廉價、更好和（hé）更節能的芯（xīn）片。在試驗性的 SRAM芯片中，原子筆筆（bǐ）尖大小的麵積可以集成1000萬個（gè）晶體管。按照摩爾定律發展了30多年的芯片產業已經大大（dà）提高了芯片的集成度（dù），使（shǐ）得芯片設計、生產的難度進一步提（tí）高（gāo）。 　　0.065 微米工藝芯片中的其它改進是氧化物柵極（jí）。在0.065 微米工藝（yì）芯片中，柵極的長度更短了，這將提高晶（jīng）體管的性能。通過保持厚度不變（biàn），電容降低了20% ，從而（ér）減少了電（diàn）流泄露的可（kě）能。 　　0.065 微米工藝芯片中還將包含能夠切斷其它晶體管（guǎn）電源（yuán）的睡眠晶體管。馬克無法準確地量化這些晶（jīng）體（tǐ）管的節能效果，但它（tā）可能節省相當多的有效能耗和泄露電流。他說，這一技術對於降（jiàng）低泄露電流（liú）的作用是顯而（ér）易見的。 　　英特爾公司的0.065 微米工藝芯片（piàn）不包（bāo）含絕緣矽(SOI )技術。英特爾公司曾經試驗過被稱為“超薄SOI ”的技術（shù），它認為“超薄SOI ” 的節能效果將由使用三柵極晶體管來完（wán）成。